



kingston.com/emmc

i-Temp DRAM

DRAM I-Temp DDR3/3L Kingston untuk penggunaan tersemat

DRAM on-board Kingston didesain untuk memenuhi kebutuhan dari aplikasi internal dan memberikan opsi voltase rendah untuk konsumsi daya yang lebih rendah.

SEGMENT PASAR




IoT industri / automasi pabrik & robotik




Modul jaringan 5G/komunikasi telekomunikasi (ruter WiFi dan perangkat mesh)



Dapat dipakai (smart watch, monitor kesehatan, AR & VR)



Smart home (sound bar, termostat, peralatan fitness, vakum, kasur, keran)



Smart city (HVAC, pencahayaan, meter/monitor daya, meter parkir)

NOMOR KOMPONEN DAN SPESIFIKASI DDR3/3L i-Temp

Nomor komponen	Kapasitas	Deskripsi	Kemasan	Konfigurasi (kata x bit)	Kecepatan Mbps	VDD, VDDQ	Suhu operasi
D1216ECMDXGJDI	2Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	128Mx16	1866 Mbps	1,35V*	-40°C ~ +95°C
D2568ECMDPGJDI	2Gb	78 ball FBGA DDR3/3L	7,5x10,6x1,2	256Mx8	1866 Mbps	1,35V*	-40°C ~ +95°C
D2516ECMDXGJDI	4Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	256Mx16	1866 Mbps	1,35V*	-40°C ~ +95°C
D5128ECMDPGJDI	4Gb	78 ball FBGA DDR3/3L	7,5x10,6x1,2	512Mx8	1866 Mbps	1,35V*	-40°C ~ +95°C
D2516ECMDXGMEI	4Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	256Mx16	2133 Mbps	1,35V*	-40°C ~ +95°C
B5116ECMDXGJDI	8Gb	96 ball FBGA DDR3/3L	9x13,5x1,2	512Mx16	1866 Mbps	1,35V*	-40°C ~ +95°C

*Kompatibel hingga 1,5V VDD, VDDQ

FITUR UTAMA

- Arsitektur laju data ganda (double data rate): dua transfer data per clock cycle
- Kecepatan tinggi transfer data disebabkan oleh arsitektur pipeline prefetch 8 bit
- Perbedaan dua arah data strobe (DOS dan/DQS) ditransmisikan/diterima dengan data untuk merekam data di bagian penerimaan
- DOS sejajar dengan data untuk BACA; sejajar menengah dengan data untuk TULIS
- Perbedaan input jam (CK dan /CK)
- DLL sejajar dengan DQ dan DOS bertransisi dengan transisi CK
- Perintah dimasukkan pada setiap CK positif; data dan data mask referensi pada kedua DQS
- Data mask (DM) untuk data tulis
- Posted /CAS oleh latensi adaptif yang dapat diprogram untuk perintah yang lebih baik dan efisiensi data bus
- On-Die Termination (ODT untuk kualitas sinyal yang lebih baik)
 - Synchronous ODT
 - Dynamic CDT
 - Asynchronous ODT
- Multi-Purpose Register (MPR) untuk pembacaan pola pra-definisi
- Kalibrasi ZQ untuk drive DO dan ODT
- Programmable Partial Array Self-Refresh (PASR)
- RESET pin untuk rangkaian power up dan fungsi reset
- Rentang SRT: normal/diperluas
- Kontrol impedansi driver output yang dapat diprogram

