



kingston.com/emmc

DRAM

适合嵌入式应用的金士顿 DDR3/3L DRAM

金士顿板载 DRAM 旨在满足嵌入式应用的需求，并提供更低功耗的低电压选件。

市场细分




工业物联网 / 机器人和工厂自动化




5G 网络/电信通信模块 (WiFi 路由器和 Mesh 设备)



穿戴式设备 (智能腕表、健康监视器、增强现实和虚拟现实)



智能家居 (条形音箱、恒温控制器、健身器材、真空吸尘器、床、水龙头)



智慧城市 (暖通空调、照明、电力监测/计量、停车计时器)

DDR3/3L 产品型号和规格

产品型号	存储容量	描述	封装尺寸	配置 (words x bits)	速度 Mbps	VDD、VDDQ	工作温度
D1216ECMDXGJD	2Gb	96 ball FBGA DDR3/3L	7.5x13.5x1.2	128Mx16	1866 Mbps	1.35V*	0°C ~ +95°C
D2516ECMDXGJD	4Gb	96 ball FBGA DDR3/3L	7.5x13.5x1.2	256Mx16	1866 Mbps		
D5128ECMDPGJD	4Gb	78 ball FBGA DDR3/3L	7.5x10.6x1.2	512Mx8	1866 Mbps	1.35V*	0°C ~ +95°C
D2516ECMDXGME	4Gb	96 ball FBGA DDR3/3L	7.5x13.5x1.2	256Mx16	2133 Mbps	1.35V*	0°C ~ +95°C
B5116ECMDXGJD-U	8Gb	96 ball FBGA DDR3/3L	9x13.5x1.2	512Mx16	1866 Mbps	1.35V*	0°C ~ +95°C

*向后兼容 1.5V VDD、VDDQ

主要特性

- 双倍数据速率 (DDR) 架构: 每个时钟周期两次数据传输
- 高速数据传输由 8 位预取流水线架构
- 双向差分数据选通 (DOS 和 /DQS) 随数据传输/接收, 用于在接收器收集数据
- DOS 针对 READS 与数据边沿对齐; 针对 WRITES 与数据中部对齐
- 差分时钟输入 (CK 和 /CK)
- DLL 将 DQ 和 DOS 转换与 CK 转换对齐
- 命令对各个 CK 上升沿进行输入; 数据和数据遮罩引用 DQS 的上升沿和下降沿
- 针对写入数据的数据遮罩 (DM)
- 可编程的附加延迟的 Posted /CAS, 可提升命令和数据总线效率
- 片内终结 (ODD 可改善信号质量)
 - o 同步 ODT
 - o 动态 CDT
 - o 异步 ODT
- 针对预定义模式读出的多用途寄存器 (MPR)
- 针对 DO 驱动和 ODT 的 ZQ 校准
- 可编程局部自刷新 (PASR)
- 针对上电时序和重置功能的 RESET pin
- SRT 范围: normal/extended
- 可编程输出驱动器阻抗控制

