




[kingston.com/emmc](http://kingston.com/emmc)

## DRAM


# DRAM DDR3/3L Kingston dành cho các ứng dụng nhúng

DRAM Kingston dùng lắp trên bo mạch được thiết kế để đáp ứng nhu cầu của các ứng dụng nhúng và mang đến lựa chọn dùng dòng điện áp thấp cho các ứng dụng tiêu thụ ít điện năng hơn.

## MARKET SEGMENTS




IoT công nghiệp/rò bốt & tự động hóa nhà máy




Mô-đun giao tiếp trong mạng 5G/viễn thông (bộ định tuyến WiFi và thiết bị WiFi mesh)



Thiết bị đeo (đồng hồ thông minh, thiết bị theo dõi sức khỏe, thực tế ảo (VR) & thực tế ảo tăng cường (AR))



Nhà ở thông minh (loa thanh, bộ điều nhiệt, thiết bị thể dục, máy hút bụi, giường, Vòi nước)



Thành phố thông minh (hệ thống sưởi ấm, thông gió và điều hoà không khí (HVAC), chiếu sáng, giám sát/đo, đồng hồ đo giờ đậu xe)

## Mã sản phẩm và thông số kỹ thuật của DDR3/3L

Mã sản phẩm	Dung lượng	Mô tả	Kích cỡ bao bì	Cấu hình (tử x bit)	Tốc độ Mbp/giây	VDD, VDDQ	Nhiệt độ hoạt động
D1216ECMDXGJD	2Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	128Mx16	1866 Mbp/giây	1,35V*	0°C ~ +95°C
D2516ECMDXGJD	4Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	256Mx16	1866 Mbp/giây	1,35V*	0°C ~ +95°C
D5128ECMDPGJD	4Gb	78 ball FBGA DDR3/3L	7,5x10,6x1,2	512Mx8	1866 Mbp/giây	1,35V*	0°C ~ +95°C
D2516ECMDXGME	4Gb	96 ball FBGA DDR3/3L	7,5x13,5x1,2	256Mx16	2133 Mbp/giây	1,35V*	0°C ~ +95°C
B5116ECMDXGJD-U	8Gb	96 ball FBGA DDR3/3L	9x13,5x1,2	512Mx16	1866 Mbp/giây	1,35V*	0°C ~ +95°C

\*Tương thích ngược với VDD, VDDQ 1,5V

## TÍNH NĂNG CHÍNH

- Kiến trúc Tốc độ dữ liệu gấp đôi (DDR): hai lần truyền dữ liệu trong mỗi chu kỳ xung nhịp
- Cho phép truyền dữ liệu tốc độ cao với kiến trúc ống dẫn tìm nạp trước 8 bit
- Dữ liệu strobe vi phân hai chiều (DOS và /DQS) được truyền/nhận cùng với dữ liệu dùng để thu thập dữ liệu tại thiết bị nhận
- DOS được căn chỉnh biên (edge-aligned) với dữ liệu để ĐỌC; căn chỉnh giữa (center-aligned) với dữ liệu để GHI
- Các đầu vào đồng hồ dữ liệu (CK và /CK) riêng biệt
- DLL căn chỉnh DQ và DOS truyền tiếp cùng với CK
- Lệnh được nhập vào mỗi biên CK dương; dữ liệu và mặt nạ dữ liệu được tham chiếu đến cả hai biên của DQS
- Mặt nạ dữ liệu (DM) cho dữ liệu ghi
- Posted /CAS dựa trên độ trễ phụ có thể lập trình để tăng hiệu suất của lệnh và bus dữ liệu
- Công nghệ ODT (Điện trở đầu cuối đặt trong chip bán dẫn) (ODD cho chất lượng tín hiệu tốt hơn)
  - o ODT đồng bộ
  - o CDT động
  - o ODT không đồng bộ
- Thanh ghi đa năng (MPR) cho mô hình dữ liệu đọc đầu ra đã được định nghĩa trước
- Hiệu chỉnh ZQ dành cho ổ DO và ODT
- Tính năng Tự làm mới một phần dây khối dữ liệu (PASR) có thể lập trình được
- Chân RESET (ĐẶT LẠI) hỗ trợ trình tự khởi động và chức năng đặt lại
- Phạm vi SRT: bình thường/mở rộng
- Kiểm soát trở kháng trình điều khiển đầu ra có thể lập trình được