

### **DRAM**

# DRAM Kingston LPDDR4/LPDDR4x para aplicaciones integradas

La discreta DRAM LPDDR4/LPDDR4x de Kingston está diseñada para satisfacer las necesidades de las aplicaciones integradas y ofrece una opción de alta velocidad con un menor consumo de energía.

#### **SEGMENTOS DE MERCADO**



IoT industrial / robótica y automatización de fábricas



Equipos de oficina, dispositivos médicos, cajeros automáticos, máquinas expendedoras



Hogares inteligentes (barras de sonido, termostatos, equipos de gimnasia, aspiradoras, camas, grifos)



Telecomunicaciones 5G/Módulos de comunicación de redes (enrutadores WiFi y dispositivos de malla)



Aplicaciones móviles, portátiles



Ciudad inteligente (Climatización, iluminación, monitoreo/medición de energía, parquímetros)

## CARACTERÍSTICAS CLAVE

- Arquitectura de doble velocidad de datos: dos transferencias de datos por ciclo de reloj
- La transferencia de datos de alta velocidad se realiza mediante la arquitectura de canalización de captación anticipada de 8 bits
- Las señales intermitentes de datos diferenciales (DQS y / DQS) bidireccionales se transmiten/reciben con datos para capturar datos en el receptor
- DOS está alineado al borde con los datos para LECTURAS; alineado al centro con datos para ESCRITURAS
- Entradas de reloj diferencial (CK\_t y CK\_c)
- $\bullet\;$  DLL alinea las transiciones DQ y DQS con las transiciones CK
- La máscara de datos (DM) escribe datos en los bordes ascendente y descendente de los datos intermitentes
- Respalda el código de redundancia de ciclo de escritura (CRC)
- Se promueve el preámbulo programable para lectura y escritura
- Longitud de r\u00e4faga programable 4/8 con modo nibble secuencial y entrelazado
- Interruptor BL sobre la marcha
- Fuerza del controlador seleccionada por MRS
- Compatible con terminación dinámica On-Die
- Dos estados de terminación como RTT\_PARK y RTT\_NOM conmutables mediante el pin ODT
- Soporte de pin RESET asincrónico
- Compatible con calibración ZQ
- Nivelación de escritura compatible
- Este producto cumple con la normativa RoHS
- La generación interna de nivel Vref DO está disponible
- Compatible con el modo TCAR (Temperature Controlled Auto Refresh o Actualización automática controlada por temperatura)
- Compatible con el modo LP ASR (Low Power Auto Self Refresh o Actualización automática de bajo consumo)
- Compatible con el modo de paridad CA (paridad de comando/dirección)
- Direccionalidad por DRAM (PDA)
- Soporta la actualización de granularidad fina
- Soporta el modo Geardown (1/2 velocidad, 1/4 velocidad)
- Admite la interrupción de actualización automática
- Admite el modo de máximo ahorro de energía
- Admite la agrupación de bancos y latencia de CAS a CAS (tCCD\_L, tCCD\_S) para los bancos en el mismo acceso o en diferentes grupos de bancos
- Soporte de pin DMI para enmascaramiento de datos de escritura y funcionalidad DBIdc
- Menor consumo de energía
- Actualización por banco
- Cumple totalmente con la especificación JEDEC Low Power Double Data Rate 4 o Doble velocidad de datos de bajo consumo (LPDDR4)
- Actualización automática parcial de la matriz (PASR)
  - o Enmascaramiento bancario
  - o Enmascaramiento de segmento
- Actualización automática con compensación de temperatura
  - o (ATCSR) por sensor de temperatura incorporado o Se admite la actualización automática de todos los bancos y la actualización automática dirigida por banco
- Arquitectura de doble velocidad de datos; dos transferencias de datos por un ciclo de reloj
- Entradas de reloj diferencial (CK\_t y CK\_c), señales intermitentes de datos diferenciales (DQS y /DQS) bidireccionales, Comandos introducidos tanto en el borde ascendente como descendente de CK\_t; datos y máscara de datos referenciados a ambos bordes de DQS\_t
- Soporte de pin DMI para enmascaramiento de datos de escritura y funcionalidad DBIdc

# LPDDR4 NÚMEROS DE PARTE Y ESPECIFICACIONES

#### TEMPERATURA COMERCIAL

TENT ENATORA COMERCIAL								
Número de parte	Capacidad	Descripción	Paquete	Configuración (Palabras x Bits)	Velocidad Mbps	VDD, VDDQ	Temperatura de operación	
D1621PM4CDGUI-U	16Gb	200 bolas FBGA LPDDR4 C-Temp	10x14.5x0.8	512Mx32	3733 Mbps	1.1V	-25° a +85° C	
D1611PM3BDGUI-U	16Gb	200 bolas FBGA LPDDR4 C-Temp	10x14.5x0.8	1Gx16	3733 Mbps	1.1V	-25° a +85° C	
C3222PM4CDGUI-U	32Gb	200 bolas FBGA LPDDR4 C-Temp	10x14.5x0.8	1Gx32	3733 Mbps	1.1V	-25° a +85° C	
B3221PM3BDGUI-U	32Gb	200 bolas FBGA LPDDR4 C-Temp	10x14.5x0.8	1Gx32	3733 Mbps	1.1V	-25° a +85° C	
Q6422PM3BDGVK-U	64Gb	200 bolas FBGA LPDDR4 C-Temp	10x14.5x1.0	2Gx32	4266 Mbps	1.1V	-25° a +85° C	

#### TEMPERATURA INDUSTRIAL

Número de parte	Capacidad	Descripción	Paquete	Configuración (Palabras x Bits)	Velocidad Mbps	VDD, VDDQ	Temperatura de operación
D1621PM4CDGUIW-U	16Gb	200 ball FBGA LPDDR4 I-Temp	10x14.5x0.8	512Mx32	3733 Mbps	1.1V	-40° a +95°C
D1611PM3BDGVIW-U	16Gb	200 ball FBGA LPDDR4 I-Temp	10x14.5x0.8	1Gx16	4266 Mbps	1.1V	-40° a +95°C
C3222PM4CDGUIW-U	32Gb	200 ball FBGA LPDDR4 I-Temp	10x14.5x0.8	1Gx32	3733 Mbps	1.1V	-40° a +95°C
B3221PM3BDGVIW-U	32Gb	200 ball FBGA LPDDR4 I-Temp	10x14.5x0.8	1Gx32	4266 Mbps	1.1V	-40° a +95°C

# LPDDR4x NÚMEROS DE PARTE Y ESPECIFICACIONES

#### TEMPERATURA COMERCIAL

Número d	e parte	Capacidad	Descripción	Paquete	Configuración (Palabras x Bits)	Velocidad Mbps	VDD, VDDQ	Temperatura de operación
D1621XM40	DGVI-U	16Gb	200 bolas FBGA LPDDR4x C-Temp	10x14.5x0.8	512Mx32	4266Mbps	0.6V	-25° a +85° C
B3221XM3E	BDGVI-U	32Gb	200 bolas FBGA LPDDR4x C-Temp	10x14.5x0.8	1Gx32	4266Mbps	0.6V	-25° a +85° C
Q6422XM3E	BDGVK-U	64Gb	200 bolas FBGA LPDDR4x C-Temp	10x14.5x1.0	2Gx32	4266Mbps	0.6V	-25° a +85° C

